5 Gate-Treiber und Totzeit-Effekte, die das Verhalten des Umrichters beeinflussen

Wichtigste Erkenntnisse

• Das Timing des Gate-Treibers ist Teil der Leistungsstufe, sodass Verzögerungsabweichungen und der Gate-Strom die Verluste, Verzerrungen und Belastungen beeinflussen, noch bevor die Steuerungssoftware reagiert.
• Die Totzeit sollte anhand der Verzögerungsverteilung im ungünstigsten Fall festgelegt und anschließend um die dadurch unter Last verursachte Spannungsverschiebung korrigiert werden.
• Timing-Modelle, die den gesamten Pfad vom Treiber bis zum Baustein berücksichtigen, verkürzen die Anzahl der Iterationen auf dem Prüfstand und führen zu sichereren ersten Hardware-Einstellungen.

Die Totzeit und die Gate-Ansteuerungszeiten bestimmen, wie sich ein Wandler verhält, bevor die Software die Wellenform glätten kann.

Motorsysteme verbrauchen etwa 45 % des weltweiten Stroms, daher sollten kleine Zeitsteuerungsfehler in ihren Umrichtern bereits in einer frühen Entwurfsphase berücksichtigt werden. Ein übersichtlicher Schaltplan und ein stabiler Regelkreis können eine Halbbrücke, die zu früh oder zu spät einschaltet, nicht retten. Die Leistung des Gate-Treibers, die Ausbreitungsverzögerung und die Totzeit beeinflussen Spannungsfehler, Wärmeentwicklung und die Belastung der Bauteile schon lange bevor Sie mit der Feinabstimmung auf dem Prüfstand beginnen. Sie werden schneller zu besserer Hardware gelangen, wenn Sie diese Einstellungen als Teil des Umrichterentwurfs betrachten und nicht als letzten Schritt der Feinabstimmung.

Die Zeitsteuerung des Gate-Treibers legt das Verhalten des Wandlers fest, bevor die Regelkreise greifen

Das Timing des Gate-Treibers legt die physikalische Schaltsequenz des Wandlers fest, und diese Sequenz bestimmt, was die Leistungsstufe in jedem Zyklus leisten kann. Einschaltverzögerung, Ausschaltverzögerung und Gate-Strom legen fest, wann die Stromkommutierung stattfindet. Die Steuerungssoftware greift erst später ein. Ist das Hardware-Timing unzureichend, ist die Wellenform bereits beeinträchtigt.

Eine einfache Halbbrücke veranschaulicht dies deutlich. Wenn sich das High-Side-Bauelement 40 ns später als erwartet ausschaltet und das Low-Side-Bauelement 20 ns früher einschaltet, reicht die Überlappung aus, um das Risiko einer Querleitung zu erhöhen, selbst wenn Ihr PWM-Tastverhältnis mathematisch korrekt ist. Ein Motorantrieb weist dann eine zusätzliche Erwärmung, einen unruhigeren Stromverlauf und eine unregelmäßigere Netzspannung auf, als vom Regler vorgegeben.

• Die Totzeit verschiebt die durchschnittliche Phasenspannung.
• Eine Verzögerungsfehlanpassung erhöht das Risiko einer Querleitung.
• Eine schwache Gate-Ansteuerung erhöht die Schaltverluste.
• Eine zusätzliche Unterbrechung verlängert die Diodenleitung.
• Die Zeitverteilung weicht von einer festen Einstellung ab.

Diese Effekte werden oft erst spät abgestimmt, da der Wandler auch bei geringer Last noch läuft. Diese Vorgehensweise am Prüfstand verschleiert die Tatsache, dass die Zeitsteuerung Teil der Leistungsstufe selbst ist. Man nimmt keine Feineinstellungen vor. Man legt die physikalische Reihenfolge und Dauer der Ereignisse fest, die den Strompfad, den Spannungsfehler und die thermische Belastung bei jeder Schaltflanke bestimmen.

Die Totzeit bestimmt die Ausgangsspannung während jedes Schaltintervalls

„Die Totzeit fügt ein kurzes Leerintervall ein, doch dieses Leerintervall verändert die durchschnittliche Phasenspannung in jeder Schaltperiode.“

Der Strom fließt auch dann weiter, wenn beide Geräte ausgeschaltet sind, sodass er über eine Diode oder einen Kanalkreis fließt, die bzw. der nicht Teil des angeforderten PWM-Zustands war. Dies führt zu einem vorhersehbaren Spannungsfehler.

Ein Niederspannungs-Wechselrichter, der eine induktive Last speist, macht diesen Effekt deutlich sichtbar. Bei positivem Strom zwingt die Totzeit nach dem Ausschalten der High-Side-Diode den Strom durch die Low-Side-Diode, sodass der Phasenknoten unter dem idealen PWM-Befehl bleibt. Kehrt man die Stromrichtung um, ändert sich das Vorzeichen des Spannungsfehlers, auch wenn der Tastgrad gleich bleibt.

Aus diesem Grund wirkt sich die Totzeit am stärksten in der Nähe der Nulldurchgänge und bei niedrigem Modulationsindex auf einen Umrichter aus. Der vorgegebene Tastgrad kann zwar genau sein, doch wird die angelegte Spannung in jedem Zyklus vorgespannt. Stromregler müssen dann mehr leisten, um einen in der Hardware entstandenen Fehler zu korrigieren, und diese Korrektur äußert sich häufig in Form von Verzerrungen, akustischen Störgeräuschen oder ungleichmäßigem Drehmoment.

Eine kurze Totzeit erhöht das Risiko einer Querleitung

Eine kurze Totzeit verringert den Spannungsfehler, erhöht jedoch das Risiko einer Querleitung, wenn das Ausschalten des Bauelements langsamer als erwartet erfolgt. Der unsichere Fall ist nicht die im Datenblatt angegebene Nennverzögerung. Der unsichere Fall ist der langsamste Ausschaltvorgang unter Berücksichtigung aller Schwankungen hinsichtlich Temperatur, Strom, Gate-Widerstand und Bauteilabweichungen. Diese Sicherheitsmarge muss gewährleistet sein.

Betrachten wir einen 400-V-Brückenzweig, bei dem das obere Bauelement bei Raumtemperatur eine typische Ausschaltverzögerung von 60 ns aufweist. Kommt nun ein heißerer Übergang, ein etwas höherer Gate-Widerstand aufgrund des Layouts und eine langsamere Bauelementcharge hinzu, kann sich dieses Ereignis so weit ausdehnen, dass eine Totzeit von 50 ns zu einer direkten Überlappungssituation führt. Der PWM-Befehl war zwar fehlerfrei, dennoch fließt in diesem Zweig weiterhin ein Querleitungsstrom.

Kreuzleitung und Totzeit hängen nicht nur von den Nennzeiten ab, sondern auch von der Unsicherheit. Sie legen eine Sicherheitsmarge fest, die das langsamste Ausschalt- und das schnellste Einschalt-Ereignis berücksichtigt. Fehler im Labor treten häufig nach einem Lastsprung oder einer thermischen Einlaufphase auf, da diese Bedingungen beide Verzögerungen verändern und eine Einstellung, die beim Hochfahren noch sicher erschien, die Streuung nicht mehr abdeckt.

Eine lange Totzeit verlängert die Leitfähigkeit der Körperdiode

Eine lange Totzeit verhindert zwar Überlappungen, zwingt jedoch den Strom länger als nötig durch den Diodenpfad. Dies erhöht die Leitungsverluste, steigert in vielen Topologien die Rückwärtserholungsbelastung und verzerrt die angelegte Spannung. Die Beeinträchtigung nimmt mit steigendem Strom und zunehmender Schaltfrequenz zu. Das sichere Timing muss dennoch eng gehalten werden.

Ein Phasenzweig eines Traktionswechselrichters unter hoher Strombelastung verdeutlicht diesen Kompromiss sehr schnell. Fügt man eine zusätzliche Austastzeit von einigen hundert Nanosekunden hinzu, leitet die Diode bei jeder Flanke länger Strom. Die Sperrschichttemperatur steigt an, die Phasenspannung flacht im Bereich der Übergänge ab, und die Stromwelligkeit kann ansteigen, obwohl sich das Regelgesetz und die Busspannung nicht geändert haben.

Eine lange Totzeit verdeckt zudem ein mangelhaftes Gate-Treiber-Design. Manche Teams fügen eine Austastung hinzu, um gelegentliche Überlappungen zu verhindern, doch die bessere Lösung ist oft ein übersichtlicheres Layout, eine geringere Schleifeninduktivität oder ein Gate-Stromprofil, das das Bauelement zuverlässiger ausschaltet. Eine zusätzliche Totzeit ist als Absicherung nützlich, doch zu viel davon belastet jeden Zyklus und jedes Ampere.

Der Gate-Ansteuerstrom bestimmt die Schaltverluste während der Übergänge

Der Gate-Ansteuerstrom bestimmt, wie schnell sich das Bauelement durch seinen linearen Bereich bewegt, und das wirkt sich direkt auf die Schaltverluste aus. Schnellere Übergänge verringern die Überlappung zwischen Spannung und Strom, erhöhen jedoch auch dv/dt und di/dt. Langsamere Übergänge reduzieren die elektrische Belastung an einigen Knoten, führen jedoch zu einer Erwärmung des Schalters. Man muss also stets einen Kompromiss zwischen verschiedenen Grenzen eingehen.

Ein Brückenarm, der einen großen Gate-Widerstand verwendet, sieht auf einem Oszilloskop oft ruhig aus, doch diese ruhige Flanke geht mit einem längeren Miller-Plateau und einem höheren Energieverlust bei jedem Ein- und Ausschalten einher. Eine andere Schaltung mit einem sehr kleinen Widerstand schaltet scharf um und zeigt dann aufgrund der gemeinsamen Source-Induktivität Schwingungen und Fehlauslösungen. Bei den Grundlagen des Gate-Treiber-Designs geht es immer wieder um dieses Gleichgewicht.

Halbleiter mit großer Bandlücke können in manchen Leistungsumwandlungsstufen die Leistungsverluste um bis zu 90 % reduzieren, wodurch die Einhaltung der Zeitabläufe noch wichtiger wird, da die Übergänge wesentlich schneller ablaufen. Bei steigenden Flankengeschwindigkeiten lassen sich die Wahl der Totzeit, der Gate-Widerstand und das Layout nicht mehr einfach schätzen. Es sind Einstellungen erforderlich, die auf die Physik des Bauelements und die Kommutierungsschleife abgestimmt sind.

Die Zielwerte für die Totzeit müssen den Verzögerungsstreuungsbereich abdecken

Die Totzeit sollte den gesamten Bereich der Ausschalt- und Einschaltverzögerungen abdecken, nicht nur einen typischen Wert aus einem Betriebspunkt. Temperatur, Busspannung, Stromrichtung, Gate-Widerstand und der Versatz des isolierten Treibers beeinflussen alle das Timing. Ein brauchbares Ziel ist das kleinste Ausblendintervall, das noch den langsamsten Schaltfall absichert.

Ein guter Entwicklungsprozess beginnt mit gemessenen oder modellierten Verzögerungsstapeln. Man berücksichtigt dabei die Abweichungen bei der Ausbreitungsverzögerung der Treiber, die Streuung beim Abschalten der Bauelemente sowie layoutbedingte Abweichungen und sieht anschließend eine angemessene Sicherheitsmarge vor. Dieser Ansatz ist wesentlich stabiler, als einfach 500 ns aus einem alten Entwurf zu übernehmen, bei dem eine andere Bauelementfamilie und ein anderer Strombereich verwendet wurden.

Die Totzeitkompensation stellt die Sollspannung unter Last wieder her

Die Totzeitkompensation korrigiert den durch die Austastung verursachten durchschnittlichen Spannungsfehler, sodass an der Last eine Wellenform anliegt, die der vorgegebenen Wellenform näher kommt. Sie macht ein sicheres Timing jedoch nicht überflüssig. Sie subtrahiert die vorhersehbare Abweichung, nachdem Sie eine Totzeit gewählt haben, die eine Überlappung zwischen den Betriebszuständen verhindert.

Ein auf dem Vorzeichen des Stroms basierender Kompensator ist ein gängiger Ausgangspunkt. Positiver Strom erhält eine Korrekturpolarität, negativer Strom die entgegengesetzte, und die Größe spiegelt die Aushilfzeit und die Sammelschienenspannung wider. Diese einfache Methode funktioniert in vielen Motorantrieben gut, da der Spannungsfehler mit der Stromrichtung das Vorzeichen wechselt und in etwa proportional zur Totzeit bleibt.

Die Kompensation wird zuverlässiger, wenn Sie die Steuerkette und die Strompfade bereits sorgfältig modelliert haben. Teams, die SPS SOFTWARE einsetzen, können die Gate-Ansteuerungssequenz, den Kommutierungspfad und die daraus resultierende Phasenspannung an einem Ort überprüfen und die Korrektur dann anhand eines transparenten Modells optimieren, anstatt anhand einer verrauschten Messkurve auf dem Prüfstand zu raten. Dadurch stimmt die im Steuerungscode beschriebene Totzeitkompensation mit dem tatsächlichen Verhalten der Schalter überein.

„Umrichter laufen reibungslos, wenn die Zeitsteuerung bereits vor dem ersten Prototypen entworfen, überprüft und angepasst wird, bevor dieser uns eine Lektion erteilt.“

Die Timing-Simulation sollte die Verzögerungen vom Treiber zum Gerät berücksichtigen.

Eine Timing-Simulation ist nur dann aussagekräftig, wenn sie den gesamten Weg vom PWM-Befehl bis zur Stromkommutierung des Bauelements berücksichtigt. Dabei spielen die Treiberverzögerung, der Isolationsversatz, der Gate-Widerstand, die Schwellenwertstreuung, das Miller-Verhalten und die parasitäre Induktivität eine Rolle. Ein vereinfachtes, ideales Schaltmodell verschleiert genau die Probleme, die durch die Totzeit eigentlich kontrolliert werden sollen.

Ein sinnvoller Versuchsaufbau beginnt mit einem Brückenzweig und einer repräsentativen induktiven Last. Man legt die beabsichtigte PWM an, variiert Temperatur und Gate-Widerstand und untersucht bei jedem Übergang die Gate-Spannung, den Drain- bzw. Kollektorstrom sowie die Spannung am Phasenknoten. Eine solche Untersuchung zeigt, wo Überlappungen auftreten, wo die Diodenleitung zu lange anhält und in welchem Umfang Ihr Regelgesetz eine Kompensation vornehmen sollte.

Aus diesem Grund sollte die disziplinierte Timing-Arbeit bereits zu Beginn der Konverterauslegung erfolgen und nicht erst am Ende der Debugging-Phase auf dem Prüfstand. SPS SOFTWARE passt perfekt in diesen Arbeitsablauf, da es Ihnen ermöglicht, transparente Schaltmodelle zu überprüfen und die Totzeit anhand physikalischer Daten statt aus Gewohnheit festzulegen.