阻尼电路及其对功率半导体的保护作用

主要收获

• 当根据实际高di/dt回路中测得的或建模得到的过冲值来确定阻尼电路的参数时，该电路能发挥最佳性能。
• RC阻尼电路通过抑制谐振来减轻电压应力，但由此产生的额外损耗和布局电感对其实际应用效果设定了严格的限制。
• 在早期对寄生电感、局部电容和开关沿进行建模，比在后期通过台架调试进行修正，更能实现阻尼与发热之间的良好平衡。

只有当阻尼电路的参数设计能抵消实际换相回路中的寄生电感和电压过冲时，它才能对开关器件起到保护作用。

许多工程师在实验台上观察到漏极电压振铃现象后，才会询问什么是阻尼电路，但那时已经为时已晚。阻尼电路是一个小型网络（通常是RC阻尼电路），它能在开关过程中将感性能量引导至受控的位置。这种控制至关重要，因为过冲源于物理环路。如果从一开始就将阻尼电路视为开关路径的一部分，你将获得更好的结果。

高速器件使得这一领域变得更为重要。在实际的电源转换器测试中，宽带隙开关的上升/下降速率已超过50 kV/μs。一旦波形边沿如此陡峭，几纳亨的电感就不再微不足道，振铃现象也不再只是表面问题。每次开关关断时，您都需要应对器件应力、额外损耗、误触发以及击穿裕度等问题。

阻尼电路为寄生能量提供了一条受控的路径

当电流被迫快速变化时，阻尼电路为寄生电感中储存的能量提供了一个释放途径。这一作用可限制峰值电压并抑制振铃现象。RC阻尼电路通过一个捕获初始尖峰的电容器和一个将捕获的能量释放出去的电阻来实现这一功能。其结果是降低了开关所承受的应力。

以半桥电路中为电机绕组供电的低侧MOSFET为例。当电流流动时，器件关断，回路电感会将漏极电压推高至高于总线电压。在器件两端并联一个电容可减缓初始电压上升速度，而电阻则能防止该电容与回路产生振铃现象。这样一来，MOSFET的雪崩耐压值就不再需要承担所有布局错误带来的影响。

这就是为什么在许多实际应用中，功率半导体需要配备吸收器。封装电感、汇流排电感、过孔以及电容的布局都会产生储能，这些能量会在开关过程中释放出来。吸收器本身并不能解决布局不佳的问题，但它能限制这种布局对芯片造成的影响。这比在测试失败后随意添加元件要好得多。

关断时，电压过冲始于环路电感

关断时的电压过冲始于电流环路试图维持流过寄生电感的电流。电流下降得越快，感应电压就越大。即使是干净的栅极驱动也无法避免这一物理现象。可以通过缩小环路、减缓边沿上升/下降速度或添加阻尼路径来减小过冲。

一个简单的数值计算就表明，只需极小的电感就足以引发问题。即使只有10 nH的环路电感，当电流以5 A/ns的速度变化时，也会产生50 V的电压。在600 V母线应用中，这足以使650 V的元件接近其额定极限，处于危险境地。实验台上出现80 V至120 V过冲的走线，往往源于电路板上那些肉眼几乎无法察觉的布局细节。

在双脉冲测试中，你可以观察到这种现象。与横跨整个电路板连接到大容量电容的长环路相比，紧凑的层压母线和紧密的去耦电路产生的振铃现象更小。关键在于，导致问题的电感位于高di/dt路径上。一旦找到这条路径，过冲现象就不再显得神秘，而是变得可以测量了。

RC阻尼器的原理是通过将振铃现象转化为热量来实现的

RC阻尼电路的工作原理是将高频振荡转化为电阻中的热能。当电压突变时，电容器首先储存电荷，而电阻则在剩余的周期内消耗该能量。由于谐振回路在每次振荡时都会损失能量，因此振铃幅度会下降。其代价是会产生稳定的开关损耗。

通过一个漏极波形可以直观地理解这一点。如果没有阻尼器，在400 V母线上，电压可能会跃升至520 V，然后振荡几个周期后才稳定下来。而如果采用规格合适的RC网络，同一节点上的电压峰值会较低，且仅经过一两个较小的波动后即可稳定。虽然这会带来一些电阻发热，但半导体所承受的重复应力会小得多。

当面临雪崩、误触发或电磁噪声渗入电流检测等情况时，这种设计通常是值得的。电阻值决定了阻尼系数，而电容值则决定了能吸收多少初始尖峰。若任一元件的参数过大，虽然能抑制振铃，但也会造成功率损耗。良好的钳位电路设计始终需要权衡：必须抑制哪些过冲，以及可以接受多少额外损耗。

“一个好的RC阻尼电路可以在解决电压问题的同时，避免在器件旁产生温度问题。”

阻尼器应放置在 di dt 循环最高的部位

当RC网络跨接在会受到问题环路电感影响的元件上时，阻尼器的布局效果最佳。电气距离与原理图中的布局同样重要，因为连接电感会延迟电流流入阻尼器。通常，在开关环路上紧贴放置一个适度大小的元件效果会更好。

试想一个MOSFET、其二极管电流换流路径以及最近的高频去耦电容。这个小回路正是尖峰产生的源头。如果阻尼器通过较长的走线连接到总线中较平稳的部分，振铃电流在到达阻尼器之前仍会通过相同的寄生电感。你测得的改善效果仅是部分的，并会疑惑为什么理论计算结果看起来更好。

在硬件尚未确定之前，建模便在此时发挥了作用。SPS SOFTWARE 允许您在模拟的寄生电感上放置一个 RC 阻尼器，并通过可检查的电路模型比较阻尼效果与附加损耗。这种方法将布局和阻尼器的选择整合为一个问题。您可以尽早发现，在何种情况下，一个更好的环路总能胜过大电阻。

MOSFET 阻尼器的选型应以测得的振铃频率为起点

为MOSFET选择阻尼器参数时，首先要基于实际回路中已测得或估算的振铃现象。振铃频率决定了需要进行阻尼的LC组合。初步设计通常将电容器值设定在寄生电容量级附近，然后调整电阻值以达到临界阻尼。最后通过台架测试数据来完善设计。

一个实用的工作流程始于硬件提供的双脉冲波形和已测得的开关数据。首先捕获关断后的振铃频率，估算环路电感或等效电容，然后选择一个能显著改变谐振频率的电容器。接着，将电阻值设置在本地环路 L/C 值的平方根附近，并以此为基础进行微调。 即使是相同的总线电压，10 MHz 的振铃与 2 MHz 的振铃所需的网络结构也会大不相同。

阻尼器的损耗必须控制在热裕度范围内

阻尼器损耗是实现更好阻尼效果的主要代价，且必须在您的热余量范围内。每个开关周期都会对阻尼器电容进行充放电。这部分能量最终会以热能的形式转化为电阻上的热量。一个良好的 RC 阻尼器电路能在解决电压问题的同时，避免在器件旁产生温度问题。

快速估算能让你保持谨慎。如果阻尼电容为 470 pF，跨接在 400 V 节点上，工作频率为 100 kHz，则每个周期内的电容能量为 1/2CV²，一旦将两次电平转换都计算在内，平均功耗很快就会达到瓦特级。这足以导致放置在发热的MOSFET 旁边的小型芯片电阻过热。 你需要考虑电阻器的脉冲额定值、封装尺寸、铜箔面积以及气流，以确保这些参数与计算出的损耗相匹配。

热裕度也决定了你可以承受多大的阻尼。如果电阻在正常工作时接近其极限，那么更干净的波形也就没什么价值了。通过改进布局，通常可以在不增加重复损耗的情况下，实现相同的过冲抑制效果。这就是为什么阻尼电路的设计应该与布局工作并行进行，而不是等待布局完成后再进行。

在确定布局方案之前，仿真应考虑杂散电感

要模拟一个阻尼电路，首先要刻意在开关回路中引入寄生电感。理想导线会掩盖这个问题。你需要将封装电感、回路电感、器件电容以及足以引发振铃现象的局部去耦路径充分考虑在内。一旦形成这种结构，RC参数才具有实际意义。

一个有用的初始模型应小而具体。你将总线源、开关、自由轮路径、高频电容器以及集中型寄生电感放置在换相回路实际所在的位置。然后触发关断事件，观察漏极或集电极电压、电流下降时间以及电阻损耗。你需要寻找的正是稍后在测试台上将测得的那些特征波形。理想波形并非目标。

在此情况下，参数扫描尤为有用。环路电感增加几纳亨，或者栅极电阻发生轻微变化，都可能对最佳阻尼器产生显著影响。这就是为什么后期修正往往显得毫无章法。在电路板铜箔布局确定之前，通过早期仿真，您可以对比较小的环路电感与较大的阻尼器损耗之间的关系。

常见的阻尼器设计错误掩盖了器件仍承受的应力

大多数阻尼器设计失误都源于根据示波器上显示的波形进行阻尼，而非根据器件端子实际承受的条件进行设计。波形可能看起来更平稳，但半导体器件仍可能面临过高的峰值电压、电阻过热，或电流被分流至错误的回路中。优质的阻尼器能够同时降低测得的应力并消除可见的振铃现象。

• 不测量戒指尺寸，而是根据经验法则选择数值。
• 将网络放置在远离活动换向回路的位置。
• 忽略电阻器的脉冲额定值和局部发热。
• 将阻尼器视为布局工作的替代方案。
• 仅检查波形形状，而不检查器件的峰值电压。

这些误差之所以重要，是因为它们掩盖了因果关系。一块电路板可能通过了快速的工作台测试，但在高温运行、总线电压升高或负载突变时，仍可能濒临失稳。优秀的工程设计在于将超调、阻尼和损耗与物理回路联系起来，然后在模型和硬件中验证结果。SPS SOFTWARE非常符合这一设计原则，因为您可以直接建模寄生电感，并根据器件实际承受的应力来评估缓冲电路。

“优质的阻尼器既能降低测得的应力，又能减少可见的振铃现象。”